




۱- تابع های زیر را با استفاده از PLA نشان داده شده پیاده سازی کنید. (۲۵ نمره)

$$F_1 = AB' + AC + A'BC'$$

$$F_2 = (AC + BC)'$$





۲- مقدار خروجی Sum و متغیرهای میانی را بعد از اجرای بار اول پروسس تعیین کنید. (۲۵ نمره)

Architecture sig of dummy is

Signal A,B,C: integer := 3;

Signal D,E,F,G: integer := 2;

Signal V,Y,Z: integer := 5;

Signal Sum: integer;

Begin

process (A,B,C,D,E,F,G)

begin

V <= (B*C+D*E*F+G);

Y <= A + V;

Z <= A - V;

Sum <= V + Y + Z;

end process

End sig;

V =

Y =

Z =

Sum =

Architecture sig of dummy is

Signal A,B,C: integer := 3;

Signal D,E,F,G: integer := 2;

Signal Sum: integer;

Begin

process (A,B,C,D,E,F,G)

Variable V,Y,Z: integer := 5;

begin

V := (B*C+D*E*F+G);

Y := A + V;

Z := A - V;

Sum <= V + Y + Z;

end process

End sig;


V =

Y =

Z =

Sum =

۳- کدی به زبان VHDL بنویسید که مدار زیر را توصیف کند (فقط Architecture را بنویسید-ساده سازی نکنید). (۲۵ نمره)





۴- قطعه کدی برای پیاده‌سازی مدار زیر به زبان VHDL بنویسید. معنی ورودی LD در رجیسترها عمل Load بصورت سنکرون با کلاک است. فقط بخش Architecture را بنویسید. (۲۵ نمره)

